home *** CD-ROM | disk | FTP | other *** search
/ Libris Britannia 4 / science library(b).zip / science library(b) / ELECTRON / PCB_DESI / 1540.ZIP / PCBCA110.ZIP / NOTES < prev    next >
Text File  |  1989-10-08  |  2KB  |  40 lines
  1. ic locator. some tool which will take as input a list of components and a list
  2.     of the connections between them, and produce a component placement
  3.     scheme which minimizes the overall distance of the connections. doing
  4.     this could greatly reduce the amount of computing needed by the A*
  5.     algorithm.
  6.  
  7. future enhancements
  8.     lim 4.0 or virtual memory swapped out to disk
  9.     square screen aspect ratio
  10.     interactive drawing
  11.     incremental save after every connect
  12.     hole previewer without routing the board (use 0/1 for rat nester)
  13.     rectangles for exclusion from routing (bus cutouts)
  14.     gold fingers (filled in blocks)
  15.     output compression (enumeration for sparse)
  16.     electrically connected cells (treat source & dest as set)
  17.     fat traces for vcc & gnd
  18.     report on closeness to optimality
  19.     beep per connect and at end (activate by switch)
  20.     capacitors, resistors, diodes, sims, etc.
  21.     circuit simulation
  22.     keep track of input line number for error messages
  23.     surface mount
  24.     rat's nest, distinguish chips by colors (cycle through chips),
  25.         hilight traces to/from a chip, calculate 'gravity'
  26.         per chip (direction it wants to move, based on connections,
  27.         relative strength of pull)
  28.     more layers (not just front and back)
  29.     can i get more speed out of expanding SetQueue in-line in ReSetQueue?
  30.     (mouse-driven?) pcb editor with menu of cell types
  31.     allow horizontal-and-vertical only per side routing option
  32.         (high penalty per distance)
  33.     associate a name with holes, so they can be position-independent too
  34.     priority level, not just in order of occurrence
  35.     distinguish routing vias from original holes (by color)
  36.     panic-mode incest to reuse queue memory (from end of queue) when no
  37.         more memory is available
  38.     option to siphon output to a file while sending it to the screen too
  39.     take into account thickness of (1) board, and (2) hole donut
  40.